Universidad de Costa Rica

Escuela de Ciencias de la Computación e Informática

CI-1310 Sistemas Operativos

Cuestionario para arquitectura del procesador ARM

• Pipeline
• Explicar las diferencias entre los procesadores de 3 etapas y los de 5 etapas
• Explicar qué son "structural hazards"
• Explicar qué son "data hazards"
• Explicar qué son "control hazards"
• Brindar una solución a cada uno de los tres puntos anteriores
• Memoria cache
• Explicar qué es "direct-mapped cache"
• Explicar qué es "set-associative cache"
• Explicar qué es "fully-associative cache"